【深堀解説】キオクシア×SanDisk「MSA-CBA」全解説ーーー1000層フラッシュに向けた貼り合わせ技術と、AI時代のストレージ競争

※本記事は、上記ショート動画の内容をもとに、
技術的背景、企業戦略、競合環境、実用化の課題、今後の焦点を整理した深掘り解説です。

ショート動画では、キオクシアとSanDiskが示した次世代3Dフラッシュ技術の要点を短く紹介した。

ただし、このテーマの本質は「またNANDの層数が増えた」という単純な話ではない。
3D NANDはこれまで、メモリセルを縦方向に積み上げることで容量を増やしてきた。しかし高層化が進むほど、電流、ウェーハの反り、製造コスト、歩留まりといった壁が大きくなる。

今回のMSA-CBAは、その限界に対して「さらに上へ積む」だけでなく、「別々に作り、精密に貼り合わせる」という構造転換を示した技術である。

本記事では、MSA-CBAの仕組み、なぜ1000層超が重要なのか、競合との違い、量産化の課題、そして今後どこを見ればよいのかまで整理する。

何が起きているのか

キオクシアとSanDiskは、2026年6月にハワイで開催されるVLSI Symposium 2026で、MSA-CBAと呼ばれる次世代3Dフラッシュメモリ技術を発表する予定である。VLSI Symposiumの技術ハイライトでは、この発表は1000ワードライン超の3Dフラッシュに向けた技術として紹介されている。ワードラインとは、メモリセルを選ぶための配線であり、3D NANDでは層数に近い意味で使われる。

MSA-CBAは、Multi-Stacked Cell Array with CMOS directly Bonded to Arrayの略である。簡単に言えば、メモリセルを形成するセルアレイと、読み書きを制御するCMOS回路を分けて作り、それらを精密に貼り合わせるCBA技術を、さらに複数のセルアレイへ広げた構造である。

今回の注目点は、複数のセルアレイを重ねた構造でQLC動作を実証した点にある。QLCとは、1つのメモリセルに4ビットの情報を記録する方式である。容量を増やしやすい一方で、電圧の違いを細かく読み分ける必要があり、制御は難しくなる。

報道では、218ワードラインのセルアレイを2段重ね、436ワードライン相当の構造でQLC動作を示したとされている。これは、単に層数を増やしたというより、1000ワードライン超の3D NANDに向けて、従来とは異なる積み方の可能性を示した成果と読むことができる。

重要なのは、「世界初」という言葉そのものではない。
重要なのは、3D NANDの競争軸が、単純な層数競争から、ウェーハ貼り合わせ、セルアレイ分割、量産歩留まり、信頼性まで含む構造設計の競争へ移りつつある点である。

技術の仕組み

まず、3D NANDの基本から整理する。

NANDフラッシュメモリは、スマートフォン、SSD、データセンター向けストレージなどに使われる不揮発性メモリである。不揮発性とは、電源を切ってもデータが消えないという意味である。

従来のメモリは、平面上にセルを細かく並べることで容量を増やしてきた。しかし微細化が進むと、隣のセル同士が干渉しやすくなり、データの保持や読み書きが難しくなる。そこで登場したのが3D NANDである。

3D NANDは、メモリセルを平面ではなく縦方向に積み上げる。土地を横に広げるのではなく、高層ビルを建てることで部屋数を増やすような発想である。キオクシアとSanDiskが展開するBiCS FLASHも、この3D NANDの代表的な技術である。218層級NANDでは、1ダイあたり1Tbit＝約128GB相当が代表例である。

キオクシアとSanDiskは、2025年に第10世代3Dフラッシュ技術を発表している。この世代では332層化やフロアプラン最適化により、ビット密度を59％向上させたと説明されている。

ただし、縦に積めば積むほど問題も増える。

第一に、セル電流の低下がある。
セル電流とは、メモリセルを読み書きするために必要な電流である。層数が増え、構造が深くなるほど、電流経路が長くなり、読み書きの安定性が難しくなる。

第二に、ウェーハの反りがある。
ウェーハとは、半導体チップを作るための円盤状の基板である。多数の膜を積み重ねると、材料ごとの応力差によってウェーハが反りやすくなる。反りが大きくなると、露光や接合の位置合わせが難しくなり、歩留まりが下がる。歩留まりとは、作ったチップのうち良品として使える割合のことで、半導体のコストを大きく左右する。

第三に、ブロックサイズの問題がある。
NANDフラッシュは、データを細かく書き込めても、消去はある程度まとまった単位で行う必要がある。この単位が大きくなりすぎると、書き換え効率やSSD全体の制御が難しくなる。

VLSI Symposiumの技術ハイライトでも、1000ワードライン超を目指すうえで、セル電流劣化、ウェーハ反り、大きなブロックサイズが課題として挙げられている。

MSA-CBAは、この問題に対して「縦にひたすら積む」のではなく、「分けて作り、貼り合わせる」という考え方を取る。

CBAとは、CMOS directly Bonded to Arrayの略である。CMOSとは、メモリセルを読み書きするための制御回路である。従来は、メモリセルと制御回路を同じウェーハ上に作る方式が主流だった。しかし、メモリセルに適した製造条件と、CMOS回路に適した製造条件は必ずしも同じではない。

そこでCBAでは、セルアレイとCMOS回路を別々に作り、後から貼り合わせる。これにより、それぞれに適した製造プロセスを使いやすくなる。

MSA-CBAは、この発想をさらに進めたものと見られる。複数のセルアレイを積み重ね、CMOS回路と組み合わせることで、単一のセルアレイだけでは難しくなる高層化を、構造的に乗り越えようとしている。

つまりMSA-CBAの本質は、「高く積む技術」ではなく、「積み方を変える技術」である。

なぜ注目されているのか

AIの需要は爆発的に増えている。
しかし問題がある。

この技術が本当に量産できるかどうか——
実は、業界でも「できる」と断言できる人間がいない。

その核心的な理由と、Samsung・Micronが
キオクシアの発表を見て何を感じているか。

それが、この先に書いてある。

ｰｰｰ
この記事は「NEOTechWorld深掘りマガジン」の収録記事です。

初月無料で購読すると、この記事の続き＋
過去の全深掘り記事がすべて読み放題になります。

▶ 初月無料で読む（¥500/月・解約はワンクリック）