你盯着 ASML 的机型换代，它这次要改的是掩模尺寸：芯片越做越小，版子越做越大，验证点落在三星2028年的 DRAM

你盯着 ASML 的机型换代，它这次要改的是掩模尺寸：芯片越做越小，版子越做越大，验证点落在三星2028年的 DRAM

掰扯光刻，多数人先问线宽缩到几纳米、机台换到第几代。掩模被随手归进耗材那一栏：一块石英版，画上图形，曝光完就换下一块，很少有人把它当成一条独立的技术路线。

9月8日 Reuters 与 The Register 的报道里，ASML 说要和主要客户一起，把先进工具用去开发英伟达那类大型数据中心芯片。推的不是新型号，是掩模规格向12英寸过渡；版子做大，一次能曝光的芯片面积才做得更大。

这条路线成不成，先看客户的时间表。三星把 High-NA 用进高容量 DRAM 报在2028年，台积电的大规模采用报在2030年。客户把日期写进产能计划，比设备厂喊路线更有分量，答案在排期里，不在机器参数表上。

一、要更小的芯片，先要更大的版

The Register 9月8日的标题写得很直白："ASML and TSMC want bigger masks for smaller chips"。想要更小的芯片，先要更大的掩模。

这句话看着别扭，逻辑却是直的。掩模上是一整层的电路图形，曝光时投到晶圆上。掩模有多大，一次投上去的范围就有多大。图形越密、芯片越大，单块版能覆盖的窗口越不够用。

Reuters 同日的报道把用途说清了。ASML 计划与主要客户合作，把先进工具用去开发英伟达等公司设计的那种大型数据中心芯片。工具是给谁准备的，报道没有留含糊。它点名的就是这一类面积大、算力密的芯片。

AI 芯片的面积为什么涨得这么急，报道没有展开。能确定的是，当单块芯片的面积超过一次曝光的覆盖，制造就必须分次拼接。每一次拼接都是一次对准。对准差一点，整片的良率就掉一截。想少拼几次，把版子放大是直接的路径。

更麻烦的是拼接带来的连锁反应。一块大芯片要曝几次，图形就得分几次对齐，任何一次偏差都会累积。次数越多，工艺窗口越窄。把版子做大，等于从源头减少拼接次数，这是一条用尺寸换良率的思路。

这就是更小和更大并存的原因。晶体管继续缩，芯片的总面积却在长。两个方向同时走，掩模尺寸就成了新的瓶颈。

对做设计的人来说，这一步会改掉面积预算。以前把系统拆成几块小芯片、再用先进封装拼起来，是绕开单芯片面积上限的常见做法。掩模做大之后，把更多功能一次做进单片，重新变得可行。两种路线的成本曲线会重新交叉。

Reuters 9月8日的报道还把 ASML 的身份写清了，它是一家荷兰的芯片制造设备公司。原句点的是 "designed by Nvidia and others"，对象是英伟达和同类设计方的一整类大型数据中心芯片。看清身份和对象，能少一层误读：这不是设备厂给单个客户的独家项目，而是一条面向一类大芯片的路线。

同一篇报道用的动词是 plans，写的是计划一起做，还不是已经交付。设备路线从点名客户一起做，到客户把日期写进产能表，中间隔着好几道验证。做采购判断的人，可以把计划与写进产能当成两个不同的信号分开记。

二、三星报2028，台积电报2030

客户这边，动作比表态具体。The Register 9月8日的报道里，三星的支持来得直接。它称计划在2028年成为第一家把 ASML 的 High-NA EUV 引入高容量 DRAM 制造的芯片商。

台积电的节奏慢一档。这家媒体同日写道，台积电到现在还没用过 High-NA EUV，连2纳米也没用，但它说打算从2030年起，在先进节点的大规模制造里用上这项技术。

CNBC 同日把两家的动作收成一句。台积电和三星会采用 ASML 的 High-NA EUV 工具做先进制程，推手是 AI 对更小、更复杂半导体的需求。三家报道放一起看，路线、客户、动因都齐了。

把这些日期排一排，含义就出来了。三星把第一个验证点放在2028年的 DRAM，台积电把大规模采用放到2030年。两家都没有等设备成熟到零风险才动，而是先把路线写进了自己的产能计划。

2028年为什么被拎出来当验证点，是因为它排在所有日期的前头。三星若真在那一年把 High-NA 用进高容量 DRAM，整条路线的可行性就有了第一个实产证据。台积电的2030和产线的2031，都建立在它成立的前提上。

买设备的人先报时间表，比卖设备的人喊路线更有分量。ASML 说要做，还只是意愿。客户把自己的工艺节点和产能节点绑上去，才算承诺。这份承诺也有代价，路线一旦写进产能表，中途改道的成本会很高。

两家选入口的方式也不同。三星先拿高容量 DRAM 试，台积电把先进逻辑节点排到后面。同一项技术落到不同工艺上，成熟的快慢本来就不一样。谁先把良率跑顺，谁就多拿到一段时间的主动权。

三星在这条路线里的位置要单独看。The Register 9月8日的原句是 "it is backing the initiative"，它给整个掩模路线背书，不只是买几台 High-NA 机器。背书和采购是两回事。采购跟着单台设备的报价走，背书是把自家产能节点押上去。

台积电那边多一处措辞，它写的是 "beginning in 2030"，起点而不是完成点。台积电到现在连2纳米也没用 High-NA，把2030读成切换完成，会高估这条线在逻辑节点上的推进速度。盯台积电的人，可以先看它在哪个节点第一次真正上机。

三、改的不是一台机台，是整条产线的尺子

掩模尺寸一动，跟着动的是一串环节。曝光机的视场、掩模的夹持与搬运、缺陷检测的精度，都要围着新尺寸重做。这不是换一台机器能收尾的事。

这里要分清两件事。线宽往2纳米、1.4纳米走，是设备的精度升级。掩模从现行尺寸往12英寸走，是行业规格的迁移。前者按台买，后者按生态改。把这两件事混成一件，就看不懂这次报道为什么值得单独拎出来。

按 Reuters 与 The Register 同批报道的口径，12英寸掩模的产线规划指向2031年，对应的是2033年前后投产的芯片。这个时间尺度值得留意。一台设备的交付以季度算，一条产线的规格迁移以年算。从台积电的2030采用，到2033年的芯片投产，中间留的正是产线改造的时间。

路线一旦确定，采购的逻辑也会变。过去比的是谁买到的 EUV 多，机台堆满就能扩产。往后要比的是押对了哪条掩模路线。设备买错了还能换，产线押错了要重排。沉没成本落在整条线的工艺积累上。

设备厂的竞争方式也会跟着改。卖 EUV 是卖单机，卖掩模路线是卖一整套协同。曝光、掩模、检测、软件得一起调好，下一代产线的订单才拿得到。这类合作里，客户的名字本身就是信号。Reuters 与 The Register 都点出，这次是 ASML 与主要客户一起做，不是它单方面发布。

这也是两家客户愿意一起背书的原因。它们赌的不是一台机器，是下一代光刻把大芯片一次做出来的可能。三星的 DRAM 线跑得早，正好当第一个观察窗口。

还有一层影响在设备之外。掩模规格变了，做掩模的、做检测的、做缺陷修复的供应商都要跟着改产品。这类合作通常停不下来。掩模尺寸是行业级规格，一家改，上下游都得跟。一条规格迁移会顺着供应链往下传，传到哪一层停住，现在还看不全。

The Register 9月8日的标题把 ASML 和台积电放在一起，写的是 "bigger masks for smaller chips"。标题里有台积电，可它在 High-NA 上起步最慢。两处信息并不矛盾，掩模尺寸和 High-NA 机台本来就是两条线。一条改版子大小，一条改曝光的数值孔径。把它们并成一件，路线就看反了。

12英寸掩模产线指向2031、面向2033年投产的芯片，这组年份来自 Reuters 与 The Register 同稿的第三方转述，不是厂商写死的排期。占位信号和交付承诺要分开。看这条线的人，可以把年份折进自己的观察表，等客户自己的产能文件出来再对齐一次。

四、路线押错，机台买对也白搭

读 ASML 的动向，习惯是数它卖了几台 EUV。这次的新闻里没有机台数量，只有掩模尺寸和两份时间表。三星的2028、台积电的2030、产线的2031，三个日期指向同一件事：下一代光刻的赌注，先落在版子的大小上。

台积电至今没用 High-NA，2纳米还在用老设备，这条信息容易被忽略。它说明先进制程的推进，不一定跟着最新机台走，得看路线和成本算不算得过来。三星把第一步放在 DRAM，也是同一个道理。

判断一条工艺路线值不值得跟，可以看两个信号。一个是客户有没有把日期写进产能计划，一个是供应链有没有跟着改产品。这次的报道里，两个信号都出现了。

这条线对做芯片、做设备、做设计的人不一样。做设备的盯客户的时间表，做设计的盯面积预算的松紧，做代工的盯良率曲线。三拨人看同一批报道，拿到的东西完全不同。

想盯住这条线，看三星2028年那条 DRAM 产线跑得如何就够了。那是最近的验证点。往后的台积电2030、产线2031、芯片2033，都要等这第一个点落地才有下文。

设备可以照上一代买，掩模路线照抄不了。三星2028年的 DRAM 若先跑顺，先按12英寸排产的那条线会多拿一段主动权，沿用旧尺寸的则要把整条产线重排。

The Register 标题用的动词是 want，想要更大的掩模，不是已经在用。这个词把12英寸掩模标成了目标，而不是现状。把目标当现状去排自己的采购，会把路线信号读重。

判断客户把这条路线压得有多重，可以看他们把哪个节点写进 High-NA 的采用计划。三星写的是高容量 DRAM 和2028年，台积电写的是先进节点和2030年起。写进节点的人，押注比只报年份的人更具体。