从D锁存器到JK触发器：图解FPGA时序逻辑单元的进化之路

原创于 2026-02-18 17:44:52 发布 · 890 阅读

本内容遵循CC 4.0 BY-SA版权协议

从D锁存器到JK触发器：图解FPGA时序逻辑单元的进化之路

时序逻辑电路是数字系统设计的核心支柱，而锁存器与触发器则是构建这些系统的原子单元。在FPGA开发中，理解这些基础元件的工作原理与演进历程，不仅能帮助开发者规避常见设计陷阱，更能为复杂系统设计奠定坚实基础。本文将沿着技术演进的脉络，剖析从原始RS锁存器到现代JK触发器的优化路径，揭示每种结构解决的核心问题及其在FPGA设计中的实际价值。

1. 时序逻辑的基石：RS锁存器

RS锁存器（Reset-Set Latch）是所有时序逻辑电路中最原始的结构，仅由两个交叉耦合的逻辑门构成。其核心价值在于首次实现了1比特数据的存储功能——这在纯组合逻辑电路中是无法实现的特性。

基本RS锁存器结构（或非门实现）：

module RS_Latch(
    input R, S,
    output Q, Qn
);
    assign Q = ~(R | Qn);
    assign Qn = ~(S | Q);
endmodule

关键特性对比表：

输入组合	输出状态	问题描述
R=0, S=0	保持前态	正常工作模式
R=1, S=0	Q=0, Qn=1	有效复位操作
R=0, S=1	Q=1, Qn=0	有效置位操作
R=1, S=1	不确定状态	设计禁止区域

注意：当R和S同时为1时，两个或非门输出都会强制为0，这与Q和Qn应该互斥的基本要求矛盾。撤消输入后，电路最终状态取决于门电路的微小延迟差异，这种现象被称为"竞争冒险"。

在实际FPGA设计中，这种不确定性会导致严重的可靠性问题。某次硬件调试中，工程师发现系统偶尔出现无法复现的状态错误，最终追踪到正是由于未处理的RS禁止状态导致。这引出了对更可靠存储单元的需求。

2. 消除禁止状态：D锁存器的革新

D锁存器（Data Latch）通过单数据输入结构从根本上解决了RS锁存器的禁止状态问题。其核心创新在于：

使用反相器确保R和S信号始终相反
引入使能端(EN)控制采样窗口

典型D锁存器电路结构：

module D_Latch(
    input D, EN,
    output Q, Qn
);
    wire S = D & EN;
    wire R = ~D & EN;
    
    RS_Latch rs_unit(.R(R), .S(S), .Q(Q), .Qn(Qn));
endmodule

动态行为分析：

EN=1时：D端变化会立即反映到输出（透明模式）
EN=0时：锁定最后时刻的D值（保持模式）

这种特性使得D锁存器在总线保持、临时存储等场景中非常有用。但在高速系统中，其"透明窗口"会带来新的挑战——当EN有效期间D信号出现毛刺时，这些干扰会被忠实地传递到输出。

某音频处理芯片曾因此出现随机爆音问题：当锁存使能信号与数据变化重叠时，电源噪声引起的数据抖动被锁存，导致输出异常。这促使工程师们开发出更稳健的存储单元——触发器。

3. 边沿触发革命：D触发器的诞生

D触发器（D Flip-Flop）通过主从结构实现了真正的边沿触发，其核心突破在于：

仅在某特定时钟边沿（通常为上升沿）采样输入
其他时间完全隔离输入变化

经典D触发器实现（两个D锁存器级联）：

module D_FF(
    input D, CLK,
    output Q, Qn
);
    wire Q_master;
    
    // 主锁存器（时钟低电平透明）
    D_Latch master(.D(D), .EN(~CLK), .Q(Q_master));
    
    // 从锁存器（时钟高电平透明）
    D_Latch slave(.D(Q_master), .EN(CLK), .Q(Q), .Qn(Qn));
endmodule

时序特性对比：

参数	D锁存器	D触发器
采样方式	电平敏感	边沿敏感
抗干扰性	差（透明窗口易受干扰）	优（仅边沿时刻敏感）
传播延迟	较短（组合逻辑路径）	较长（需通过两级锁存）
典型应用	总线保持、异步接口	寄存器、同步电路设计

在现代FPGA架构中，D触发器是构建时序逻辑的主要单元。Xilinx 7系列器件中，每个可配置逻辑块(CLB)包含8个触发器，可配置为多种工作模式。理解其内部机制有助于优化关键路径时序。

4. 功能完备的解决方案：JK触发器

JK触发器在RS锁存器基础上增加了状态翻转功能，解决了RS锁存器的所有限制：

J=K=1时实现状态翻转（T触发器功能）
完全消除禁止输入组合
保持边沿触发特性

JK触发器真值表：

CLK	J	K	Q(t+1)	功能描述
↑	0	0	Q(t)	状态保持
↑	1	0	1	置位操作
↑	0	1	0	复位操作
↑	1	1	¬Q(t)	状态翻转

FPGA中的实际应用：虽然现代FPGA主要使用D触发器作为基本单元，但JK触发器的设计思想深刻影响了时序电路优化：

时钟门控技术借鉴了JK触发器的条件触发理念
许多厂商提供JK触发器IP核用于特定应用（如分频器）
在Verilog行为级描述中，JK模式仍被广泛使用

// 行为级JK触发器实现
module JK_FF(
    input J, K, CLK,
    output reg Q
);
    always @(posedge CLK) begin
        case({J,K})
            2'b00: Q <= Q;
            2'b01: Q <= 1'b0;
            2'b10: Q <= 1'b1;
            2'b11: Q <= ~Q;
        endcase
    end
endmodule

5. FPGA设计实战：锁存器陷阱与规避

尽管触发器已成为现代设计的标准单元，锁存器仍可能意外出现在FPGA实现中。最常见的情况是：

不完整的条件判断（if-else缺失else分支）
case语句未覆盖所有可能性
组合逻辑反馈环路

典型锁存器生成案例：

// 会综合出锁存器的危险代码
always @(*) begin
    if (enable)
        out = data;
    // 缺少else分支！
end

安全编码模式：

// 推荐的触发器实现方式
always @(posedge clk) begin
    if (reset)
        out <= 0;
    else if (enable)
        out <= data;
    // 无需else，自动保持
end

// 安全的组合逻辑写法
always @(*) begin
    out = default_value; // 关键初始化
    if (condition1)
        out = value1;
    else if (condition2)
        out = value2;
end

在Intel Cyclone 10 LP器件上测试表明，意外生成的锁存器会使时序分析复杂度增加40%，并可能引入难以追踪的亚稳态问题。使用同步设计方法和完整的条件覆盖能有效避免这类问题。

标签